許多設計師一般是採用直接在原理圖上加註高速布線要求的文字說明以通知PCB設計人員注意這些要求。如果設計是用CONCEPTHDL輸入的，可以直接對網線加上相應的約束參數和其要求數值。這樣設計流程變得流暢，而且可以通過設計同步檢查來方便地檢查布線是否滿足了您的設計要求。下面就這些可以由CONCEPTHDL傳入ALLEGRO的參數作一簡單說明。
CONCEPTHDL傳入ALLEGRO中參數快速參考
| 參數名 | 說明 |
| ELECTRICAL_CONSTRAINT_SET | 布線高速規則。在原理圖上賦予，布線時將服從此規則。 |
| NET_PHYSICAL_TYPE | 布線工藝規則（網路）。在原理圖上賦予， 布線時將服從此規則。 |
| NET_SPACING_TYPE | 布線工藝規則（網路）。在原理圖上賦予， 布線時將服從此規則。 |
| MIN_LINE_WIDTH | 布線工藝規則（網路）。在原理圖上賦予， 布線時將服從此規則。 |
| MIN_NECK_WIDTH | 布線工藝規則（網路）。在原理圖上賦予， 布線時將服從此規則。 |
| ROUTE_PRIORITY | 布線優先順序。數值小級別高。正整數 |
| WEIGHT | 布局權重。0到100的整數。愈大則表示要求 其連線最短 |
| FIXED | 布局規則（網路）。在原理圖上賦予，布局時將服從此規則。 |
| MAX_VIA_COUNT | 布線規則（網路）。在原理圖上賦予，布線時將服從此規則。 |
| NO_RIPUP | 布線規則（網路）。在原理圖上賦予，布線時將服從此規則。 |
| NO_RAT | 布線規則（網路）。在原理圖上賦予，布線時將服從此規則。 |
| NO_PIN_ESCAPE | 布線規則（網路）。在原理圖上賦予，布線時將服從此規則。可賦予位號、網路、管腳。 數值類布爾型。 |
| NO_GLOSS | 布線規則（網路）。在原理圖上賦予，布線時將服從此規則。 |
| BUS_NAME | 匯流排名稱。原理圖工具自動加入 |
| TS_ALLOWED | 布線時T點設置。數值為PINS ONLY |PINS & VIAS ONLY|ANYWHERE|NO Ts AllOWED |
| MAX_BOND_LENGTH | 只和APD設計有關。規定晶元壓焊線允許的最大長度。 |
| MIN_BOND_LENGTH | 只和APD設計有關。規定晶元壓焊線允許的最小長度。 |
| MAX_BVIA_STAGGER | HDI工藝規則。無法在原理圖上加入 |
| MIN_BVIA_STAGGER | HDI工藝規則。無法在原理圖上加入 |
| MIN_BVIA_GAP | HDI工藝規則。無法在原理圖上加入 |
| MAX_PARALLEL | 高速規則（網路、Ecset）無法在原理圖上加入 |
| DIFFERENTIAL_PAIR | 差分線定義。在原理圖上賦予差分對中每個線同一數值后，布線時將之作為一對差分線 來處理。 |
| DIFFP_2ND_LENGTH | 差分線對之間的最大許可間距。不能在原理圖上指定 |
| DIFFP_LENGTH_TOL | 差分線對之間的最大長度差別。不能在原理圖上指定 |
| PROPAGATION_DELAY | 高速規則（網路、Ecset）無法在原理圖上加入 |
| RELATIVE_PROPAGATION_DELAY | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_SUM_FXTALK | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_SUM_BXTALK | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_PEAK_FXTALK | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_PEAK_BXTALK | 高速規則（網路、Ecset）無法在原理圖上加入 |
| XTALK_ACTIVE_TIME | 串擾模擬用（網路）。無法在原理圖上加入 |
| XTALK_SENSITIVE_TIME | 串擾模擬用（網路）。無法在原理圖上加入 |
| XTALK_IGNORE_NETS | 串擾模擬用（網路）。無法在原理圖上加入 |
| MAX_UNDERSHOOT | 高速規則（網路、Ecset）無法在原理圖上加 入 |
| MAX_OVERSHOOT | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_THERM_SHIFT | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_FIRST_SWITCH | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_FINAL_SETTLE | 高速規則（網路、Ecset）無法在原理圖上加入 |
| MAX_PROP_DELAY | 高速規則（網路、Ecset）無法在原理圖上加入 |
| FIX_ALL | 物理元件特性。不允許步線器對元件內部作任何交換 |
[admin via 研發互助社區 ] CONCEPTHDL傳入ALLEGRO中參數快速參考已經有6398次圍觀
http://cocdig.com/docs/show-post-44393.html
