20位Σ-Δ ADA電路TLC320AD75C的介面電路設計

admin @ 2014-03-26 , reply:0

摘 要:介紹了Σ-Δ型ADC和DAC的特點及構成,並詳細論述了Σ-Δ型立體聲ADA電路TLC320AD75C的模擬與數字音頻數據介面技術、DAC的串列控制介面技術及該類器件的使用注意事項。

    1 Σ-Δ型ADC及DAC
     現今使用的絕大部分A/D轉換器,例如并行比較型、逐次比較型、積分型等都屬於線性脈衝編碼調製(LPCM)型 A/D轉換器[1]。一個解析度為n位的這種類型的A/D轉換器,為了能區分2n個不同的量化等級,需要相當複雜的比較網路和極高精度的模擬電子器件。當位數n較高時,比較網路的實現是十分困難的,因而限制了轉換器解析度的提高。同時使用A/D轉換器構成採集系統時,還必須在轉換之前對抽樣值進行抽樣保持,A/D轉換器解析度越高,這種要求就越重要,因此在一些高精度採集系統中,在A/D轉換器的前端除了設置有抗混疊濾波器外,大都還需要設置專門的抽樣/保持電路,從而增加了採集系統的複雜度。

    所謂總和增量調製編碼(Σ-Δ)型A/D轉換器則與之不同[2]。LPCM型A/D轉換器完全忽略掉信號樣值之間的相關性,只是直接根據抽樣數據的每個樣值的大小進行量化編碼;而Σ-Δ型A/D轉換器則是根據前一樣值與后一樣值之差即所謂增量的大小來進行量化編碼。Σ-Δ型A/D轉換器一般由兩部分組成,第一部分為模擬Σ-Δ調製器,第二部分為數字抽取濾波器,如圖1(a)所示。Σ-Δ調製器以極高的抽樣頻率(遠高於奈奎斯特抽樣頻率)對輸入模擬信號進行抽樣,並對兩個抽樣值之間的差值進行低位量化(通常為1位),從而得到用低位數碼錶示的Σ-Δ碼,然後將這種Σ-Δ碼送給第二部分的數字抽取濾波器進行抽取濾波,從而得到高解析度的LPCM信號。圖1(b)為與之相對應的Σ-Δ型D/A轉換器。這種類型的A/D和D/A轉換器,就量化而言,由於採用了極低位的量化器,避免了LPCM型A/D轉換器中需要製造高位D/A轉換器或高精度電阻網路的困難;而且由於它採用Σ-Δ調製器技術和數字抽取濾波器,可以獲得極高的解析度,大大超過了LPCM型A/D轉換器;再者由於碼位低,抽樣與量化編碼可以同時完成,幾乎不花時間,因此不需要抽樣保持電路,這樣就使採集系統的構成大為簡化。與傳統的LPCM型A/D轉換器相比,Σ-Δ型A/D轉換器實際上是採用以高抽樣速率來換取高位量化,即以速度換精度的方案。自90年代以來,Σ-Δ型A/D和D/A轉換器獲得了很大發展,並在高精度數據採集特別是在數字音響系統、多媒體、地震勘探儀、聲納、電子測量等領域中獲得了廣泛的應用。

    2 TLC320AD75C簡介

    TLC320AD75C是使用四階Σ-Δ技術的高性能20位立體聲模數和數模轉換器(ADA),能同時進行四路20位解析度的模擬到數字(A/D)和數字到模擬(D/A)信號通道的轉換。其它功能還包括數字衰減、數字復原濾波、軟靜音和片內定時及控制[3]。該晶元具有以下特點:

    ·單5V(模擬/數字)電源電平及3.3V至5V數字介面電平

    ·採樣速率高達48kHz;

  ·解析度為20位;

    ·ADC的信噪比為100dB;

    ·ADC的總諧波失真+雜訊為0.0017%??

    ·DAC的信噪比為104dB;

    ·DAC的總諧波失真+雜訊為0.0013%;

    ·內部電源基準;

    ·串列介面;

    ·差分結構;

    ·DAC具有PWM輸出;

    ·DAC的採樣率為32、44.1和48kHz時可進行數字復原濾波;

    ·DAC具有數字衰減/軟靜音功能。

    TLC320AD75C的引腳排列及引腳功能請參閱TI公司的產品數據手冊,其功能框圖如圖2所示。

    3 TLC320AD75C的介面電路設計

    由TLC320AD75C的功能方框圖可以看出,TLC320AD75與外電路的介面主要由三部分組成:一是TLC320AD75C與模擬音頻數據的介面,包括ADC的差分輸入和DAC的PWM輸出;二是TLC320AD75C與微控制器的數字音頻數據介面;三是DAC的串列控制介面。下面給出具體的電路設計。

    3.1 與模擬音頻數據的介面

    為了提供高的共模雜訊抑制比和增加輸入動態範圍,TLC320AD75C的ADC的輸入採用差分形式;同時還要考慮到TLC320AD75C具有很高的速度和解析度、開關電容輸入結構以及單電源工作等特點,這就要求我們必須仔細設計相關的驅動放大器。驅動放大器必須提供一個低的信號源阻抗和足夠的輸出電流以驅動ADC輸入,並且其高頻輸出阻抗必須足夠低,以避免帶來轉換誤差。圖3給出了TLC320AD75C與模擬音頻數據的介面電路,由於左、右聲道電路完全相同,故只畫出了一個聲道的介面電路。U1、U2和U3皆選用超低雜訊、寬頻帶、高精度、高速運算放大器OP37。U1和U2將單極性音頻輸入變換為差分形式的輸出,U3則將TLC320AD75C輸出的差分信號對L2-L1 (PWM信號)變換成單極性信號。U1中+5V通過兩個100KΩ的電阻給運放同相端提供+2.5的靜態偏置,100μF的電容則使其交流接地。U2同相端接法同U1,圖3中未畫出。

    3.2 與數字音頻數據的介面

   TLC320AD75C的串列埠有兩種工作方式:當M/S引腳為高電平時,ADC串列埠配置為主方式,TLC320AD75C從MCLKI產生LRCKA和SCLKA;當M/S接低電平時為從方式,器件從外部接收LRCKA和SCLKA。

    本文以ADC的主方式為例說明TLC320AD75C與微控制器間的介面。主方式時LRCKA在內部由MCLKI產生,LRCKA固定為採樣頻率fs (MCIKI/256)。在此信號為高電平期間,左通道數據串列移至輸出端;在低電平期間,右通道數據移至輸出端。轉換周期由LRCKA的上升沿同步。圖 4中的(a)、(b)、(c)三個波形表示了在左、右通道數據所用的32個SCLKA周期中的前20個周期內,從TLC320AD75C中移出的20位、 MSB在前的ADOUT數據。

    從圖4可以看出,TLC320AD75C與具有同步串口的微控制器如TI公司DSP系列TMS320C2X/3X/5X/2XX/54X的介面相當容易。然而,目前我國DSP的開發和應用還不普遍,大量的科技和工程技術人員對DSP比較生疏。與此相反,單片機如MCS51、8098、MCS196系列卻在我國相當普及並得到了廣泛的應用。遺憾的是MCS51系列單片機沒有同步串口,而且目前的大量數據採集系統的輸出要求的是并行數據。考慮到上述情況,為了同MCS51系列介面,就要在滿足圖4時序的前提下,設計串轉並電路和並轉串電路。

    圖5是TLC320AD75C 的ADC與MCS51介面電路,DAC介面電路是上述電路的逆過程,只要將8位輸出鎖存移位寄存器(三態、串入並出)74LS595改成8位輸入鎖存移位寄存器74LS597(三態、併入串出)即可,此處不再詳述。圖5與圖3的畫法一樣,鑒於篇幅的限制,省略掉了一些電路細節,讀者應用本文中的電路時應補上。下面簡單講述一下圖5所示電路的工作過程。根據圖4串列介面時序,要求利用LRCKA和SCLKA生成圖4(d)所示的脈衝。在該脈衝的高電平期間 20位串列數據送到由三片74LS595級聯而成的串入並出介面電路中;在脈衝的下降沿將74LS595中移位寄存器中的數據傳輸到鎖存器;在脈衝的低電平期間發中斷到MCS51的INTO,MCS51依次發出三個片選信號,讀走該20位數據,從而完成一個聲道的採集工作。因此如何產生圖4(d)所示的脈衝是本電路的核心問題。在圖5所示電路中,74LS123捕捉到的LRCKA上升沿和下降沿通過線與的方式生成圖4(e)形式的極窄脈衝。在該脈衝的低電平期間置位74LS74;兩片74LS160接成20進位的計數器,在74LS74輸出高電平到來時對SCLKA進行計數,當計滿20個脈衝時輸出一高電平脈衝,該脈衝經一非門倒相去74LS74的複位端。74LS74在上述的置位與複位作用下即產生圖4(f)所示的脈衝,同時在該脈衝的低電平期間還要去清除計數器,停止計數器工作,直至該脈衝的下一個高電平到來。要指出的是圖4(f)所示脈衝比圖4(d)所示的脈衝有一延遲,但只要該延遲時間小於TSCLKA/2,即圖4(f)所示脈衝的上升沿比轉換開始后SCLKA的第一個上升沿早,同步計數器就可正確計數,不會漏掉1位串列數據。

    3.3 DAC的串列控制介面

 

 16 位控制數據輸入執行器件的控制功能。TLC320AD75C採用最高有效位在前的格式,因此,對於16位數據字,D16是最高有效位(MSB),D1是最低有效位。圖6表示CDIN、SHIFT及LATCH的輸入時序。在LATCH為低電平期間,內部裝載數據。CDIN是24位數據流,包括16位控制數據 D1~D16和8位器件地址A1~A8。圖7示出了TLC320AD75C與MCS51串列口的介面電路。在方式0狀態下,MCS51的串列口為同步移位寄存器方式,數據由RXD端出入,同步移位脈衝由TXD端輸出。由於MCS51發送、接收的是8位數據,低位在先,而TLC320AD75C採用最高有效位在前的格式,故在MCS51的軟體中應將數據高低位顛倒過來。




[admin via 研發互助社區 ] 20位Σ-Δ ADA電路TLC320AD75C的介面電路設計已經有725次圍觀

http://www.cocdig.com/docs/show-post-45153.html