內嵌ARM核的FPGA晶元EPXA10及其在圖像驅動和處理方面的應用

摘　要：介紹了內嵌 ARM核的FPGA晶元EPXA10的主要功能特點、內部結構及工作方式，通過其在圖像驅動和處理方面的應用，體現了EPXA10邏輯控制實現簡單、對大量數據做簡單處理速度快以及軟體編程靈活的特點。

        隨著亞微米技術的發展，FPGA晶元密度不斷增加，並以強大的并行計算能力和方便靈活的動態可重構性，被廣泛地應用於各個領域。但是在複雜演算法的實現上， FPGA卻遠沒有32位RISC處理器靈活方便，所以在設計具有複雜演算法和控制邏輯的系統時，往往需要RISC和FPGA結合使用。這樣，電路設計的難度也就相應大大增加。隨著第四代EDA開發工具的使用，特別是在IP核產業的迅猛發展下產生的SOPC技術的發展，使嵌入RISC的通用及標準的FPGA器件呼之欲出。單片集成的RISC處理器和FPGA大大減小了硬體電路的複雜性和體積，同時也降低了功耗、提高了系統可靠性。Altera公司的 EPXA10晶元就是應用SOPC技術，集高密度邏輯(FPGA)、存儲器(SRAM)及嵌入式處理器(ARM)於單片可編程邏輯器件上，實現了速度與編程能力的完美結合。本文所介紹的圖像驅動和處理系統正是應用了EPXA10的這些特點，充分發揮了FPGA邏輯控制實現簡單、對大量數據做簡單處理速度快的優勢以及ARM軟體編程靈活的特點。
1 內嵌ARM核的FPGA晶元EPXA10及其主要特點
　　EPXA10單片集成了ARM核、高密度的FPGA、存儲器及介面和控制模塊，不僅簡化了ARM與FPGA之間的通訊，也使片外擴展存儲器以及和外設通訊變得相對簡單；同時通過在FPGA中嵌入各種IP核和用戶控制邏輯可以實現各種介面和控制任務。這樣的高度集成化不僅大大加快了ARM與片內各種資源的通訊速度，而且減小了硬體電路的複雜性、體積和功耗，真正實現了SOPC。
　　EPXA10內部結構框圖如圖1所示，主要分為嵌入式處理器和FPGA兩部分。

1.1 嵌入式微處理器ARM922T
　　EPXA10嵌入式處理器部分集成了業界領先的32位ARM處理器(ARM922T)，工作頻率可達200MHz；支持32位ARMv4T指令集和16 位Thumb擴展指令集；具有全性能的內存管理單元以及8K的指令緩存和8K數據緩存，以支持實時操作系統(RTOS)、C語言和彙編語言。
1.2 高密度的FPGA
　　EPXA10片內FPGA部分具有1000000門可編程邏輯、3MB的內置RAM和512個可供用戶使用的I/O管腳，可以通過嵌入各種IP核實現各種標準工業介面(如PCI、USB等)。
1.3 先進的存儲支持
　　EPXA10嵌入式處理器部分集成了256KB單口SRAM和128KB雙口SRAM；同時集成了兩個先進的存儲支持：(1)SDRAM控制器，用於控制單倍速/雙倍速SDRAM。SDRAM的各種工作狀態是依據信號線上提供的不同控制時序來確定的，實現起來非常複雜。有了SDRAM 控制器的支持，只需要在Altera公司提供的EDA開發軟體Quartus II中設置好SDRAM工作所需的各種參數，就可以按照直接給出指令、地址和數據的方式對SDRAM進行操作，控制器會自動將各種指令轉化成SDRAM所需的工作時序，大大降低了對SDRAM的控制難度。(2)擴展匯流排介面(EBI)，可外接4個存儲設備，如閃速存儲器、SRAM等，總容量高達 128MB。其中EBI介面0外接閃速存儲器，用於存儲用戶的軟體、硬體設計代碼。
1.4 方便的介面模塊
　　 EPXA10嵌入式處理器部分嵌入了串口通訊模塊(UART)，可以不用編程直接實現ARM與超級終端之間的串列通訊，實時監視軟體的運行情況。如果要實現計算機與ARM之間的數據傳遞存儲，只需用戶編寫基於VC++語言的串口通訊程序，這需要用到Microsoft公司提供的MSComm串列通訊控制項。
1.5 靈活的啟動方式
　　EPXA10共有兩種啟動方式：(1)從ARM啟動。這種啟動方式需要將設計下載到片外閃速存儲器中，而且設計中必須包含對ARM的應用。啟動時ARM為主動，配置各種寄存器及FPGA，執行軟體代碼。(2)從FPGA啟動。這種啟動方式需要將設計下載到片外E2PROM中，而且設計中可以只包含FPGA部分的應用。啟動時FPGA為主動，ARM處於複位狀態，配置完成後，如果有對ARM的應用，則ARM解除複位，執行軟體代碼；反之，ARM一直處於複位狀態。
2 EPXA10的工作方式
　　EPXA10 嵌入式處理器部分提供了兩條32位AMBA微控制器匯流排AHB1、AHB2，分別用於片內各種資源的通訊，如圖1所示。基於AHB1、AHB2匯流排， EPXA10的工作方式大致可分為三種：(1)ARM作為AHB1匯流排的主控，直接訪問AHB1匯流排的從屬資源，包括SDRAM 控制器、片上SRAM、中斷控制器等。(2)ARM作為AHB1匯流排的主控，通過AHB1-2 橋訪問AHB2匯流排上的從屬資源，包括UART、EBI、SRAM、Stripe-To-PLD 橋等，同時通過Stripe-To-PLD橋對FPGA進行訪問和控制。(3)FPGA通過AHB2的匯流排主控 PLD-To-Stripe橋訪問AHB2匯流排上的從屬資源，包括SRAM、SDRAM控制器、UART等。
　　EPXA10片內集成了軟體可編程鎖相環路(PLL)，為微控制器匯流排及SDRAM控制器提供了靈活精確的時鐘基準。
3 EPXA10在圖像驅動和處理方面的應用
　　本文所述的圖像驅動和處理系統主要利用FPGA邏輯控制實現簡單、對大量數據做簡單處理速度快以及ARM軟體編程靈活的特點，系統框圖如圖2所示。在晶元FPGA部分，構造了CMOS驅動模塊，驅動CMOS圖像感測器使之能夠採集圖像數據。然後圖像數據經數據接收模塊存入片外SDRAM中，並經串口傳入 PC機，要將圖像數據在PC機中顯示成圖像，還需編寫基於CDib類的圖像顯示程序；同時將圖像數據經晶元ARM部分的圖像處理演算法(本系統採用 Sobel運算元)處理，處理后的圖像數據才能經串口傳給PC機進行顯示。為了驗證基於ARM的圖像處理演算法實現的正確性，還將這一演算法在PC機中進行了實現，最後針對同一幅圖像，將兩種實現的結果進行了比較。

3.1 圖像的驅動
3.1.1 CMOS圖像感測器的驅動
　　要使CMOS圖像感測器成像，必須設計正確的驅動時序，包括行同步、列同步、場同步及曝光時間設定等時序。利用FPGA邏輯編程簡單的特點，用硬體描述語言Verilog HDL編程，可在FPGA中實現CMOS圖像感測器的驅動時序，該驅動時序的模擬結果如圖3所示。圖中，ld_y為行選通信號；ld_x為列選通信號； cal為場選通信號；clk_adc為內部A/D轉換器所需的時鐘；addr為行列地址線；sys_reset為曝光時間設定信號；s和r為內部放大器選通信號。

3.1.2 圖像的採集
　　CMOS圖像感測器輸出的信號為數字信號(即數字圖像數據)，所以圖像的採集要通過FPGA中的數據接收模塊將圖像數據保存到片外SDRAM中。數據接收模塊狀態機如圖4所示。標誌Flag為1，開始採集數據。因為CMOS圖像感測器在每個A/D轉換時鐘周期輸出一個數據(如圖3所示)，接收模塊也相應地設計成一個時鐘接收周期接收一個數據(Burst狀態)，這樣也就發揮了FPGA對大量數據處理速度快的優勢。

3.1.3 圖像的顯示
　　ARM將SDRAM中的圖像數據經串口傳給計算機，在計算機中用VC++語言編寫串口協議和圖像顯示程序，將CMOS圖像感測器採集到的圖像顯示在屏幕上，以便於監測驗證。
3.2 圖像的處理
　　本系統採用的圖像處理演算法基於Sobel邊緣檢測運算元。圖像的邊緣是由灰度不連續性所反映的，是圖像的最基本信息。邊緣檢測運算元檢查每個像素的鄰域並對灰度變化率進行量化，也包括方向的確定，大多數使用基於方嚮導數掩模求卷積的方法。就sobel運算元而言，如圖5所示，採用了兩個3×3卷積核形成邊緣運算元模板，緊鄰中心像素的像素有4個，和中心像素成斜對角的像素也有4個，距離中心像素近的模板值的係數為2，成斜對角的比較遠，所以其係數為1，該係數反映了這樣一點：鄰域對當前像素的灰度梯度的影響程度越近影響越大，越遠影響越小。圖像中的每個點都用這兩個核做卷積，一個核對垂直邊緣響應最大，而另一個核對水平邊緣響應最大，兩個卷積的最大值作為該點的輸出位，反映了當前位置灰度梯度(圖像邊緣)的主要方向和大小。運算結果反映了一幅邊緣幅度圖像。

　　因為拍攝的圖像為1024×1024，採用的Sobel運算元為3×3模板，所以圖像周邊的一圈像素(第1行、第1024行、第1列、第1024列)保持原灰度值。在圖像的第2行2列到1023行1023列的範圍內，用圖5所示的運算元模板進行掃描計算，即當前像素和與當前像素相鄰的8個像素，分別與模板中位置相應的9個係數相乘，累加這9個乘積結果，就得到針對某一方向的灰度梯度。比較兩個方向的計算結果，取最大者作為當前位置的灰度梯度。圖7為圖6經過 Sobel運算元進行邊緣提取后得到的圖像。該演算法在ARM中是基於C語言實現的，體現了ARM軟體編程靈活的特點。
3.3 試驗結果
　　圖6是成功驅動CMOS圖像感測器后拍攝的景物圖像，可見圖像非常清晰。本文分別針對Soble運算元進行了基於PC機和基於ARM的實現，圖7為圖6經過ARM中的Sobel運算元的邊緣提取結果，圖8為圖6經過PC機中Sobel運算元的邊緣提取結果，圖9為圖7和圖8逐像素的比較結果。可見兩種實現方法得到的結果完全一致，說明了基於ARM的Sobel運算元的實現是正確的。

　　上述圖像驅動和處理系統如果僅用FPGA來實現，演算法部分的實現會比較複雜；如果僅用ARM來實現，驅動時序的設計也會非常困難。而採用內嵌ARM核的 FPGA晶元EPXA10，單片就實現了上述系統，大大減小了設計的難度和電路的複雜性，同時也減小了硬體電路的體積和功耗，在系統小型化方面有著獨特的優勢。由於EPXA10集成了先進的ARM922T處理器器以及高密度的FPGA，所以在不增加體積和改進硬體電路的情況下，可以實現更加複雜的圖像處理演算法和硬體控制邏輯設計，具有很強的系統擴展潛力。這種嵌入式方案必將成為集成電路的發展趨勢，將會在未來較短的時間裡得到快速的發展。