頻壓(F-V)轉換器(FVC)的構成
在每個輸入頻率周期，電荷ΔQ傳送到R與C構成的漏泄積分器。當達到平衡時，在每個周期內都有等量的電荷必須泄漏掉。對於輸入頻率f，對應的周期T(=1/f)，電荷以I=V/R平均速率泄漏，因此V=ΔQ·f·R。雖然這個平均電壓與電容C無關，但輸出脈動卻與C成反比。峰峰脈動電壓ΔV 由公式ΔV=ΔQ/C決定。這表明脈動電壓與頻率無關(假設與輸入周期有關的短時間內傳送電荷Q)。這種類型的FVC的建立時間由指數時間常數RC決定，根據RC可以計算出規定誤差範圍內的建立時間。
從上述公式可以看出，這種類型的FVC具有相互依賴的關係，所以不可能使其脈動電壓和建立時間都能獨立地達到最佳。為了解決這個問題，我們必須使用鎖相環(PLL)，見圖2?6。
圖2.6所示的PLL式FVC僅有一點不同於其它的PLL：常規PLL的壓控振蕩器(VCO)都是單片結構，但不要求線性度，所以這裡用帶有線性控制的VFC來取代VCO。在伺服系統中，負反饋保持VFC的輸出頻率等於其輸入頻率。FVC的輸出電壓，即VFC的輸入電壓，與其輸入頻率成精確的比例關係。
有關PLL系統的設計已超出本章的討論範圍，但如果使用4000系列CMOS PLL，4046，僅作為一個相位檢測器(因為4046中的VCO傳遞函數的線性度不太理想)，可用AD654 VFC作為VCO按圖2.7所示
接成FVC。
[admin via 研發互助社區 ] 頻壓(F-V)轉換器(FVC)的構成已經有6768次圍觀
http://cocdig.com/docs/show-post-34351.html
