Allegro使用問題解答

1、問：我在產生NC TAPE 文件時提示error，但並沒有生成NCTAPE.LOG 可供查找錯誤原因，望高手幫助！
答：NCTAPE.LOG 的內容其實也就是執行File/Viewlog 命令彈出的文本中的內容。您可以通過這個來查看，您不能產生log 文件的原因可能是軟體的關於TEXT 的路徑設置有問題。您可以去SETUP/USER PERFERENCE 中的CONFIG_PATH 進行查看

2、問：問一個入門的問題：從Capture 導入的網表是不是要在Capture 里把封裝定義好？OrCAD 里的封裝如何查看？
答：一般在Capture 中需要定義屬性（在原理圖編輯器中選擇物件查看他的屬性）中選擇Cadence-Allegro/SPECCTRAQuest/APD，然後查看PCB Footprint 屬性，這個屬性一般是用來和Allegro 中的封裝做對應的，也就是這裡填入的就是Allegro 封裝（請注意這裡的封裝是指的在Layout時候用到的封裝）的名稱，導出網路表的時候軟體會做自動的抓取到生成的網路表中， 這樣在Allegro 中導入網路表的時候Allegro 才知道是抓取哪個元件，封裝有兩種：一種是在原理圖中用的，一種是在Layout（Allegro）時候用的，我不知道您是希望在ORCAD 中查看哪個封裝，如果是後者的話在Capture 中無法看到，但是如果您建立了Capture CIS 的Database 的話就可以看到了。

3、問：Allegro 中的封裝和OrCAD 里的是否一致？
答：對不起，我想問問您所指的ORCAD 的封裝是指原理圖的封裝還是指ORCAD LAYOUT 軟體的封裝呢，如果您是指的原理圖中的封裝的話那是兩個完全不同的概念，一個是用在原理圖中，我們叫他元件的SYMBOL，另一個呢是在進行Layout 的時候需要用到的。Capture 中要做的就是通過PCB Footprint 屬性進行原理圖中的元件的SYMBOL 和Allegro 的封裝進行對應，這樣才能順利的把網路表導入Allegro 中。如果您所指的ORCAD LAYOUT 中的封裝的話，他和Allegro 中的封裝是不同的，他們是兩種不同的Layout 軟體。

4、問：在輸出DXF 時，Message Window 已經出現Translation complete…但在View Log 里卻說
ERROR: Invalid program arguments.
Terminating program.
請問這是什麼原因造成的呢？在增加DXF Layer 時是否可以任意加入Subclass？
答：您的問題是由於有非法的參數設置引起的，具體到哪個參數可能需要看看您的參數設置之後才能知道，您可以把您設置的參數的對話框的圖片發給我看看么，或許能幫到您在增加DXF Layer 時是不能任意加入Subclass 的，您可以先在Allegro 中打開需要導出到DXF文件中的SUBCLASS，然後在啟動File/EXPORT/DXF 命令進行DXF 的導出。

5、問：請問allegro 可以讀哪一些netlist 的格式？allegro 可以讀protel 的netlist 的格式嗎？
答：十分抱歉，在Ａllegro 中他只能讀取他自己特定的網路表的格式，其他的格式網路表是沒有辦法讀取的

6、問：請問在ALLEGRO 中不能像POWER PCB 中那樣直接給PARTS 連NET 線嗎?一定要轉NETLIST 才能實現嗎?
答：在Allegro 當中是可以實現手動進行ECO 的，但是Cadence 的軟體的一個很重要的原則是希望您的原理圖和PCB 保持一致，所以最好是通過在Capture 中修改了連接關係，產生網路表，再一次的在Allegro 中導入實現.這樣才能保證原理圖和PCB 的一致。

7、問：在用Allegro 導入DXF 文件時感覺兼容性不是很好，要麼不能導入要麼導入后丟失一些圖件，但我用PCAD、POWERPCB、PROTEL 都可以正常的導入，不知Allegro 在這方面是怎麼回事，如果打了補丁不知對這方面是否有所改善，還是有什麼其它解決辦法。
答：在DXF 的導入方面Allegro 是有他的獨特之處，您使用的是15.2 的版本，這個版本在DXF的方面又增加了些內容，比如您在AUTOCAD 中的SYMBOL 可以直接導入Allegro 當中等等，只是可能不是太穩定，所以非常有必要去下載Allegro 的ISR(版本更新包)。您目前的問題我建議您可以知會您的機構部門在AUTOCAD 中去把所有的東西都打散，應該導入Allegro 是沒有問題的。

8、問：在Allegro15.2 中用Sub-Drawing 導出文件時(在Options 勾選了三個選項,在Find 里勾選了所有的Object),但是在用Import Sub-Drawing 后貼進設計裡面的PCB 只有零件、文字等，沒有了所有的NET，請問這是什麼原因，要怎樣才能把網路也帶走？
答：Sub-Drawing 只是簡單的拷貝和粘貼的作用，不涉及到網路的連接關係，所以即使你導出Sub-Drawing 的時候勾選了NET 也沒有用，如果你想拷貝走線，你要勾選的只是CLINE，VIA，就OK 了．

9、問：我有ORCAD 9.2 做的原理圖文件 ,沒有原理圖零件庫,在ALLEGRO 15.2 里用CAPTURE CIS 直接導(第二種方法不是OTHER 處)網路表老是提示一些封裝方面的錯誤.有什麼辦法?
答：新轉法比較注重在原理圖裡的編輯，特別是元件部分，新轉法的主要注意事項也就是元件的封裝，同一個封裝內，不允許有重複的PIN NUMBER，如果PIN 的類型不是POWER，那麼他們的PIN NAME 也不允許重複，之前的EE用老版本的Capture 一般都會有偷懶的習慣，所以才會有這些麻煩，所以你只有修正這些錯誤才能正確的使用新轉法導入

10、問：我在做smt 長方形pad 的時候發現只有填寫寬度，高度，那長度怎麽沒有填寫了，是不是這裡的高度就代表了pad 的長度了。
答：沒錯，因為PAD 是二維的沒有高度的概念。長方形的PAD 只有長X 寬，就可以表示了。

11、問：用ALLEGRO15.2 一段時間了，也遇到不少的問題，其中比較多的就是Shape 的問題，經常畫好整個Shape 的外框后但不自動填充，就在Boundary Top 層有個剛畫的OUTLINE，有時弄幾下又可以敷滿，但是只要一修改馬上又變沒了，同時在Drawing Option 的Out of date shapes 項也看到有指示，請問這究竟是什麼問題啊？這些銅為何這麼容易Out of date shape？
答：就目前來說我們也有些客戶遇到了類似的問題，一般產生的原因是由於Allegro15.2 版本本身的BUG，所以，您需要更新一下Allegro15.2 的版本

12、問：能不能在下個版本裡面，在pin 上能顯示出網路名，像protel 里都能顯示出來。那樣子很方便畫線。
答：allegro 中在走線模式下，當您選中PIN 去走線進，右側的option 欄會及時提示該NET 的名稱。 同時您也可以用查詢模式去查NET 或PIN。

13、問：我的板子上有200 組差分線，每組間距要求大於40mil，如何有效更快的設置規則？
答：您可以用allegro constraint manager 的Group 功能實現快速設置。

14、問：在allegro package 即是元件封裝編輯里做修改元件封裝上的PAD 不能一次全部改，只能一次改一個。在.brd 里又可以改，是不是哪裡沒設好的問題呢？
答：用Tools/padstack 中去一次性或選擇LIST 去更改的。

15、問：怎樣才能打開Allegro 中的封裝庫?
答：allegro 的封裝是由很多部份組成的,要打開FOOTPRINT 請用allegro 中的FILE/OPNE 然後選取TYPE 為DRA 即可

16、問：在CCONSOLE WINDOW 中輸入X 100 100 總是提示下面的內容,應如何輸入呢 ?
Command > X 100 100
E- Command not found: X 100 100
答：應輸入小寫的x,然後回車,出現一個對話框,再輸入,就可以了.

17、問：現在Powerpcb 轉進Allegro 的文件里，那怕用自己做好的有正常Flash 焊盤的零件，在內層也只能顯示一個十字，不能顯示正常的花孔，但出Gerber 後用CAM350 看又是正常的熱焊盤，請問是什麼原因，在哪裡可以設置或修改？
答：PADS 轉到到allegro 后要對PAD 作些修改。如SOLDMASK，PASTE MAST 等等相對應的PADSTACK 應該重新處理一次再update 一次

18、問：請問關於添加PCB layout type 能否具體解釋一下
Layer Type：
Crossover
Bonding Wire
Microwire
Multiwire
Optical Wave Guide
Thermal Glue Coating
答：關於allegro 這些設置請參考D:CadenceSPB_15.2sharepcb extmaterials.dat 檔，用文本編輯器查看即可。

19、問：我想請問一下光學定位孔的製作方式。
答：光學定位孔的製作很簡單，和建立PAD 及symbol 相同，只是每家的大小要求不同，要注意光學孔上下層及周邊不允許走線和Placement （可以Route keepout)和SOLDMAST 要開就OK 了。

20、問：什麼我在舊板上做了import netlist 和update symbol 后就會有零件的定位孔（機構孔）掉了，能有什麼方法發現它嗎？我的symbol 和pad 的庫是新建的，可能有少pad.我想知道除了目測外，allegro 能提示嗎，因為我原來舊板有這些孔的．
答：allegro 在做import netlist 或Update sym,bol 後會有LOG 文件供參考。可以直接RUN 完指令后在FILE/VIEW LOG 看到，或直接打開相對應試的LOG 文件。

20、問：Allegro 14.2 和15.2 如何共存？我兩個版本都裝了，想在不同的時候使用，但現在只有14.2 版本可以用，打開15.2 版本的時候,就提示我說找不到cdsdoc_sh.dll.，我聽說修改一個文件可以達到這個目的，請指教?
答：產品可以安裝在不同的盤中，但是只用一個LICENSE MANAGER 文件包，注意的是在使用不同的版本的時候在WIN2000 中的操作是右鍵我的電腦選擇屬性，選擇高級Tab，選擇環境變數，修改系統變數中的CDSROOT，如果是要使用14.2 的版本則設置為：C：/CADENCE/PSD14.2（我的兩個版本都安裝在C 盤CANDENCE 下面），如果是要使用15.1 則修改成C：/CADENCE/PSD_15.1 即可。

什麼是花焊盤(thermal relief):
花焊盤，也叫散熱焊盤，Thermal Pad，是多層板內層通過過孔同其他層連接的方式，有時焊盤同銅皮的連接也使用。採用花形，是因為金屬化中工藝的要求。在allegro 里又叫Flash Pad，是指過孔或元件引腳與銅箔的一種連接方式。
其目的有幾個，一是為了避免由於元件引腳與大面積銅箔直接相連，而使焊接過程元件焊盤散熱太快，導致焊接不良或SMD 元件兩側散熱不均而翹起。
二是因為電器設備工作過程中，由於熱漲冷縮導致內層的銅箔伸縮作用，載入在孔壁，會使孔內銅箔連接連接強度降低，使用散熱焊盤即可減少這種作用對孔內銅箔連接強度的影響。

Symbol 分?：
1. Pack symbol：元件的封?符? *.psm
2. Mechanical symbol：由板外框及螺?孔所?成的?C??符? *.bsm
3. Format symbol：由?D框和?明所?成的元件符? *.osm
4. Shape symbol：供建立特殊形?畹暮副P用 *.ssm
5. Flash symbol：焊??接?皮??ǚ?? *.fsm

Symbol 所需?用?/font>：
Package Geometry – Silkscreen_top(零件外框?櫻??用娌豢??AD)
Package Geometry –Slodermask_top（防焊?櫻?br />Package Geometry – Dimension（?俗⒊嘰紓?br />Package Geometry – Footprint（封?名?）
Package Geometry – Pad（PAD 名?）
Package Geometry – Hight（高度）
Package Geometry – Place_bound_top（禁止放零件?^域，需?置零件高度）
Maufacturing – No_probe_top（禁止探?探入?^域）
Maufacturing – No_probe_bot(禁止加?y??^域，一般用於chip 的零件，如：BGA, PGA)
Maufacturing – No_place_bot（禁止背面放零件?^域，用於DIP 零件，SMD零件不需高此?用媯??AD 的外?基?上加3MM）
Maufacturing – Shape problems（在?E?APAD 上用箭??俗⒊?E?A孔的尺寸且需?渥?AD 是PTH Or NPTH，如：0.75X3.2MM(PTH),
一般??底中〉姆旁誶懊媯?br />Ref Des – Assembly_top（???游淖置?櫻?br />Ref Des – Silkscreen_top（?印?游淖置?櫻?br />Comonent Value – silkscreen_top（Value）
Component Value – Assembly_top（零件???櫻?br />Via Keepout – top（禁止打VIA ?^域，用於SMD PAD,在PAD 的基?上?蕪?加3MIL,??MD 零件VIA Keepout ??釉?OP（BGA ?要?OPAD 稍大），DIP ?t加在VIA Keepout all）
Device Type – Silkscreen_top（封?名?）
Route –Keepout_top(禁止走??^域)