FPGA的按鍵彈跳消除模塊的研究與應用

    按鍵在數字電路設計中經常用到。按鍵的彈跳現象是數字系統設計中存在的客觀問題。按鍵是機械觸點，當接觸點斷開或閉合時會產生抖動。為使每一次按鍵只做一次響應，就必須去除抖動。本文對按鍵的抖動信號進行了分析，並通過計數器的方式完成了消除抖動電路模塊的設計。把該模塊應用到按鍵控制LCD顯示的系統中，並在Memec代理的Virtex-4 MB系統實驗板上實現了該系統。消抖電路的效果良好，按鍵控制LCD顯示結果正常。
    按鍵開關是電子設備人機交互的主要器件之一。按鍵大多是機械式開關結構，由於機械式開關的核心部件為彈性金屬簧片，因而在開關切換的瞬間會在接觸點出現來回彈跳的現象。對於靈敏度比較高的電路，這種彈跳現象引起的信號抖動會造成誤動作而影響到系統的正確性。因此，我們需要設計按鍵彈跳消除電路來去除抖動.。

1．彈跳消除電路的原理和功能
    按鍵開關的典型連線分為低電平有效和高電平有效，本文的是低電平有效。
    機械開關的抖動存在三種情況：按下時有抖動，鬆開時也有抖動；按下時有抖動，鬆開時無抖動；按下時無抖動，鬆開時有抖動。機械開關的抖動波形、抖動次數、抖動時間都是隨機的，並不是每次都會產生抖動。不同開關的最長抖動時間也不同。抖動時間的長短和機械開關特性有關，一般為5ms到10ms。但是，某些開關的抖動時間長達20ms，甚至更長。所以，在具體設計中要具體分析，根據實際情況來調整設計。
    彈跳現象以及彈跳消除如圖1 所示，雖然只是按下按鍵一次後放掉，結果在按鍵信號穩定先後竟出現了多個段脈衝，如果將這樣的信號直接送到計數器之類的時序電路，結果將可能發生計數超過一次以上的誤動作，從而誤以為鍵盤按了多次。因此，必須加上彈跳消除電路，除去短脈衝，避免誤操作的發生。 
 

2．按鍵彈跳消除模塊的實現
    為了使按鍵彈跳消除模塊的更加簡潔，並且移植性好，在此用計數器的方式實現消除按鍵抖動的功能。

2.1 計數器模值的計算
    計數器模值的確定是按鍵彈跳消除效果的關鍵問題，如果值過大，即採樣時間過長，就會漏掉正確的信號；如果值過小，採樣時間過短，則會將毛刺誤認為是輸入信號。
    計數器的模值n根據抖動信號的脈衝寬度和採樣信號clk的周期大小決定。根據一般人按鍵的速度小於10Hz(每秒小於10次)，所以按鍵時間大於100ms，按占空比50%計算，按下的時間大於50ms。按這種約定，我們認為按下的時間小於50ms的為抖動信號，按下的時間大於50ms的是按鍵信號。即n=50ms/採樣脈衝信號周期，這樣就可以把按下的時間小於50ms的抖動信號濾掉。
    在此，根據實驗板提供的系統時鐘來確定實際需要的模值。實驗板提供的系統時鐘為100mHz，通過分頻后得到25mHz的時鐘，50ms*25mHz得到count的模值為21’h1312D0。採用這個模值得到的消抖時間大約為50ms，符合要求。

2.2 程序設計
    設計一個高脈衝計數器count1和一個低脈衝計數器conut0。引入一個採樣脈衝信號clk,對輸入信號button_in進行採樣，並對clk進行計數。若button_in為高電平，count1做加法計數，直到count1各位全為1，停止計數，歸零，使消抖后的輸出信號button_out輸出1。若button_in為低電平，count0做加法計數，直到count0各位全為1，停止計數歸零，並使消抖后的輸出信號button_out輸出0。
部分程序如下：
module filter(clk,reset,button_in,button_out);
input clk;
input reset;
input button_in;
output button_out;
wire buttong_out1;
reg [20:0] count0;
reg [20:0] count1;
reg button_out1_reg;
……
assign button_out=button_out1_reg;
//對輸入進行採樣，計數
always@(posedge clk or negedge reset)
begin
if(!reset) count1<=21'h000000;
else if(button_out1==1'b1) count1<=count1+1;//對高電平計數
else count1<=21'h000000;
end
always@(posedge clk or negedge reset)
begin
if(!reset) count0<=21'h000000;
else if(button_out1==1'b0) count0<=count0+1;//對低電平計數
else count0<=21’h000000;
end
//輸出
always@(posedge clk or negedge reset
begin
if(!reset) button_out1_reg<=1'b1;
else if(count0==21'h1312D0) //判斷低電平信號是否符合輸出條件
button_out1_reg<=1'b0; //如果符合條件，則輸出低電平
else if(count1==21'h1312D0) //判斷低電平信號是否符合輸出條件
button_out1_reg<=1'b1; //如果符合條件，則輸出高電平
else button_out1_reg<=button_out1_reg;
end
endmodule 
 

3 按鍵彈跳消除模塊的實際應用
    利用Memec virtex-4 開發板，通過開發板上的按鈕輸入8位的01控制代碼，用開發板上的開關輸入狀態控制位，從而控制板上的1602 C型字元型液晶模塊的顯示模式和內容。
    LCD控制信號生成模塊：根據按鈕輸入，產生控制顯示模塊的8位控制信號。對按鈕送入該模塊的1位（0/1）信號進行保存並進行轉換，使每8次輸入形成一個8位的信號。如果輸入不滿8位或需重新輸入，則取消上次結果；如果確定輸入結果正確，則將8位信號保存並輸出。
    LCD顯示控制模塊：完成1602 C型字元型液晶模塊的初始化，並根據控制信號完成狀態轉換。
  
    總系統設計如圖4： 
 

結束語
    本文進行模塊化設計，實現了彈跳消除電路模塊、LCD控制信號生成模塊和LCD顯示控制模塊組成的系統的具體功能，在Memec實驗板上運行效果良好。並且在用FPGA進行電路調試的時候，可以將該系統嵌入其它電路中，增加需要的測試點和觀察點，通過按鈕控制顯示，可以動態的對電路進行測試，找出問題，使調試更加直觀，從而提高的FPGA的內部信號的可觀察性，提高驗證效率。